Difference between revisions of "OpenBTS: E110 Mengubah Master Clock"

Revision as of 07:52, 1 March 2012

Changing the master clock rate

master clock dari USRP-Embedded dimasukan langsung ke FPGA DSP dan codec chip. Ada ratusan pilihan kecepatan antara 32MHz dan 64MHz. Beberapa clock yang menarik adalah,

64MHz - maximum rate dari codec chip
61.44MHz - bagus untuk aplikasi UMTS/WCDMA
52Mhz - bagus untuk aplikasi GSM

Set 61.44MHz - menggunakan external VCXO

Untuk menggunakan 61.44MHz clock rate dengan USRP-Embedded, dua jumper harus di ubah di device.

J16 sebuah 2 pin header, cabut jumper (atau biarkan hanya di pin1 saja)
J15 sebuah 3 pin header, pindahkan jumper ke (pin1, pin2)

Note: See instructions below to communicate the desired clock rate into the UHD.

Set ke rate lainnya - menggunakan internal VCO

Untuk menggunakan clock rate lainnya, jumper harus di posisi default.

J16 sebuah 2 pin header, pindahkan jumper ke (pin1, pin2)
J15 sebuah 3 pin header, pindahkan jumper ke (pin2, pin3)

To communicate the desired clock rate into the UHD, specify the a special device address argument, where the key is "master_clock_rate" and the value is a rate in Hz. Example:

uhd_usrp_probe --args="master_clock_rate=52e6"

Referensi

http://files.ettus.com/uhd_docs/manual/html/usrp_e1xx.html

Pranala Menarik

OpenBTS

Persiapan Hardware

OpenBTS 2.6

OpenBTS 2.8

GNURadio: Ubuntu 11.10 Install *NOT RECOMMENED*
GNURadio: Ubuntu 11.10 instalasi menggunakan Repo NOT RECOMMENDED
GNURadio: Ubuntu 11.10 Instal GNURadio 3.3.0
GNURadio: Ubuntu 11.10 Install dari GIT GNURadio
OpenBTS: Ubuntu 11.10 Install
OpenBTS: 2.8 dari SVN Install RECOMMENDED
OpenBTS: 2.8 Instalasi Real Time Asterisk
OpenBTS: 2.8 Konfigurasi
OpenBTS: Database SQLite

Ettus E110

Lain Lain

Catatan Legal dan Pendukung

Catatan Sejarah

@@ Line 1: / Line 1: @@
 ==Changing the master clock rate==
-The master clock rate of the USRP-Embedded feeds both the FPGA DSP and the codec chip. Hundreds of rates between 32MHz and 64MHz are available. A few notable rates are:
+master clock dari USRP-Embedded dimasukan langsung ke FPGA DSP dan codec chip. Ada ratusan pilihan kecepatan antara 32MHz dan 64MHz. Beberapa clock yang menarik adalah,
-* 64MHz - maximum rate of the codec chip
+* 64MHz - maximum rate dari codec chip
-* 61.44MHz - good for UMTS/WCDMA applications
+* 61.44MHz - bagus untuk aplikasi UMTS/WCDMA
-* 52Mhz - good for GSM applications
+* 52Mhz - bagus untuk aplikasi GSM
-==Set 61.44MHz - uses external VCXO==
+==Set 61.44MHz - menggunakan external VCXO==
-To use the 61.44MHz clock rate with the USRP-Embedded, two jumpers must be moved on the device.
+Untuk menggunakan 61.44MHz clock rate dengan USRP-Embedded, dua jumper harus di ubah di device.
-  J16 is a two pin header, remove the jumper (or leave it on pin1 only)
+  J16 sebuah 2 pin header, cabut jumper (atau biarkan hanya di pin1 saja)
-  J15 is a three pin header, move the jumper to (pin1, pin2)
+  J15 sebuah 3 pin header, pindahkan jumper ke (pin1, pin2)
 Note: See instructions below to communicate the desired clock rate into the UHD.
-==Set other rates - uses internal VCO==
+==Set ke rate lainnya - menggunakan internal VCO==
-To use other clock rates, the jumpers will need to be in the default position.
+Untuk menggunakan clock rate lainnya, jumper harus di posisi default.
-  J16 is a two pin header, move the jumper to (pin1, pin2)
+  J16 sebuah 2 pin header, pindahkan jumper ke (pin1, pin2)
-  J15 is a three pin header, move the jumper to (pin2, pin3)
+  J15 sebuah 3 pin header, pindahkan jumper ke (pin2, pin3)
 To communicate the desired clock rate into the UHD, specify the a special device address argument, where the key is "master_clock_rate" and the value is a rate in Hz. Example:
   uhd_usrp_probe --args="master_clock_rate=52e6"