Difference between revisions of "OpenBTS: E110 Mengubah Master Clock"

From OnnoWiki
Jump to navigation Jump to search
Line 62: Line 62:
 
Hasilnya harus
 
Hasilnya harus
  
  linux; GNU C++ version 4.5.3 20110311 (prerelease); Boost_104500; UHD_003.004.00
+
  linux; GNU C++ version 4.5.3 20110311 (prerelease); Boost_104500; UHD_003.004.000-7dc76db
0-7dc76db
 
 
   
 
   
 
  -- Opening device node /dev/usrp_e0...
 
  -- Opening device node /dev/usrp_e0...

Revision as of 18:15, 3 March 2012

Mengubah Master Clock Rate

master clock dari USRP-Embedded dimasukan langsung ke FPGA DSP dan codec chip. Ada ratusan pilihan kecepatan antara 32MHz dan 64MHz. Beberapa clock yang menarik adalah,

  • 64MHz - maximum rate dari codec chip
  • 61.44MHz - bagus untuk aplikasi UMTS/WCDMA
  • 52Mhz - bagus untuk aplikasi GSM

Set 61.44MHz - menggunakan external VCXO

Untuk menggunakan 61.44MHz clock rate dengan USRP-Embedded, dua jumper harus di ubah di device.

J16 sebuah 2 pin header, cabut jumper (atau biarkan hanya di pin1 saja)
J15 sebuah 3 pin header, pindahkan jumper ke (pin1, pin2)

Note: See instructions below to communicate the desired clock rate into the UHD.

Set ke rate lainnya - menggunakan internal VCO

Untuk menggunakan clock rate lainnya, jumper harus di posisi default.

J16 sebuah 2 pin header, pindahkan jumper ke (pin1, pin2)
J15 sebuah 3 pin header, pindahkan jumper ke (pin2, pin3)

Untuk berkomunikasi dengan clock rate yang kita inginkan ke UHD, kita perlu memasukan special device address argument, dengan kata kunci "master_clock_rate" dan nilai dalam Hz, contoh:

uhd_usrp_probe --args="master_clock_rate=52e6"

Rupanya ini tidak permanen


Mengubah Melalui Source Code UHD

Edit file

cd ~/src/uhd.git/host/lib/usrp/e100
vi e100_impl.hpp

Ubah

static const double E100_DEFAULT_CLOCK_RATE = 64e6;

menjadi

static const double E100_DEFAULT_CLOCK_RATE = 52e6;

Compile Ulang

cd ~/src/uhd.git/host/
mkdir build
cd build
cmake ../
make
make test
sudo make install
sudo ldconfig

Coba di test hasilnya

uhd_usrp_probe

Hasilnya harus

linux; GNU C++ version 4.5.3 20110311 (prerelease); Boost_104500; UHD_003.004.000-7dc76db

-- Opening device node /dev/usrp_e0...
-- Initializing FPGA clock to 52.000000MHz...
-- USRP-E100 clock control: 12
--   r_counter: 2
--   a_counter: 4
--   b_counter: 19
--   prescaler: 8
--   vco_divider: 2
--   chan_divider: 15
--   vco_rate: 1560.000000MHz
--   chan_rate: 780.000000MHz
--   out_rate: 52.000000MHz
-- 
-- Performing wishbone readback test... pass

Referensi

Pranala Menarik

Persiapan

OpenBTS 2.6

OpenBTS 2.8

Ettus E110

Lain Lain

Catatan Legal dan Pendukung

Catatan Sejarah